본 기술은 원자층 증착법으로 형성한 비정질 전구체 막을 결정질 구조로 변환할 때, 동일 금속 성분을 포함하는 베리어 시트(barrier sheet)로 막을 덮고 열처리하여 리튬 등 금속의 외부 유출과 기판 박리를 방지하는 공정 기술입니다.
비정질 물질막을 고온에서 열처리하는 과정에서 금속 성분이 외부로 빠져나가 전지 성능이 떨어지거나 막이 기판에서 박리되는 문제가 있었습니다. 또한 챔버에서 로(furnace)로 옮기는 동안 탄소와 산소 화합물로 이루어진 자연 부산물층이 생겨 계면 저항을 높이는 한계가 존재했습니다.
본 기술은 금속 전구체를 이용한 ALD 공정으로 비정질 막을 증착한 후, 리튬 등 해당 금속을 포함하는 베리어 시트를 덮은 상태로 600℃ 이상에서 열처리하여 조성 변화와 박리를 막고 자연 부산물층을 제거하면서 결정질 구조로 전환하도록 구성됩니다. 따라서 박막 전지, 마이크로 배터리, 전고체 전지용 양극 박막 제조에 적용될 수 있어 화학량론 조성을 유지한 결정질 박막을 얻고 계면 저항을 낮출 수 있습니다.
US12334543B2, WO2020-204551A1